电子科技大学
08-14
2020

“碎了一地”的国产模拟芯片厂商

序——本文属于半导体行业观察专题《国产模拟芯片厂商的诗和远方》。

“将 TI (德州仪器)的产品名录拉开,选择一个产品分类做模仿和演进,做适合自己的‘国产替代’。”

当笔者在做《国产模拟芯片厂商的“诗和远方”》专题时,两次听到受访者说到这句话。一次来自璞华资本投委会主席陈大同,一次来自国内某初创模拟 IC 企业公司的市场负责人,虽说是初创公司,但此人已经在 TI、美信工作近 20 年。

“碎了一地”的国产模拟芯片厂商

璞华资本投委会主席陈大同

这位经验丰富的模拟 IC 人士在跑客户时经常遇到客户的一个问题:“你的产品可以 PIN TO PIN 吗?”因此,基于客户的需求,PIN TO PIN 的产品也纳入到了公司的规划中。当时甚至想建议这位仁兄,可以给公司销售团队订做一套文化衫,上面印着——“可以 PIN TO PIN”,以此占据谈判的主动权。

以野蛮崛起的中国模拟芯片厂,是不是也应该聊一聊诗和远方。

“碎了一地”的国产模拟芯片厂商

这是怎样的模拟 IC 格局?

每年全球模拟芯片大厂的 TOP 10 榜单都会定期放榜,去年的榜单也在几个月前放了出来。IC Insights 并没有给人太多刺激,最最刺激的恐怕就是这 TI 的 19% 市占率。因为从 2014 年到 2018 年,TI 的市占率一直保持着 18%。

“碎了一地”的国产模拟芯片厂商

“就是这 1%,TI 得花费非常多的人力财力,干上好几年,还要配合完美的运营手段。”TI 的前员工说这句时,外面已经暴雨,如果我站在雨中,TI 的产品线作为雨滴,落在以我头围大小的立方空间里,可能接下来的几小时我要被活活砸懵逼。这种假设发生在清朝,必定就是满清十大酷刑之一。

之所以是酷刑,主要还是因为 TI 在经历了 90 年发展后积累了 12.5 万种模拟芯片产品,并且每年将新增 3000-4000 种_[1]_。

放眼整个模拟 IC 行业,市场规模非常庞大,占据半导体市场五分之一,且具有生命周期长、产品种类众多、下游应用广泛、强者恒强等特点。2019 年的数据来看,该年整体模拟 IC 市场规模达到 552 亿美元,而前十大模拟 IC 厂商总和就占了 62%,约为 342 亿美元,比 2018 年占比 60% 提高了两个百分点。

这些强者恒强的企业,也在揣摩着如何变得更强,通常采用简单粗暴且熟练的手法——收购。

前不久,ADI 官宣要收购美信,如果顺利拿下,ADI 将从模拟老二变成大老二。而收购这件事,大厂们早已经验老道,但背后似乎说明了一些问题。

“碎了一地”的国产模拟芯片厂商

模拟 IC 并购史盘点(图源:方正证券)

“ADI 收购美信是一个报团取暖的过程,通过并购来巩固市场份额,这是一种防守态势。”陈大同表示:“最近 5、6 年,不单单模拟大厂,很多大厂都在并购,导致大厂数目不断减少,这已经成了一种潮流。”

陈大同的观点很明确,大厂并购是产业走向成熟化的标志,而巨头的数量减少表明半导体的原有形态在改变。这里的“防守态势”,遭受的是韩国、中国台湾、中国大陆等地区新生态企业的攻击。

上海南芯半导体科技有限公司(下简称“南芯”)董事长兼 CEO 阮晨杰在接受半导体行业观察记者采访时表示:“欧美大厂的强强联合,对工业、通讯和汽车电子市场的影响力加强。但聚焦消费电子市场,欧美大厂的产品优势逐步减弱的趋势不会有本质改变。国内厂商在芯片定义、功能、性能和品质上逐步赶超,依托中国强大的本土市场,在我们仍认为消费电子市场未来是属于中国模拟芯片厂商。”

在全球模拟 IC 中,工业、通讯、汽车其实是占比最大的三块。根据 Statista 援引机构 IC Insights 的市场数据,2019 年通信和汽车市场为全球模拟 IC 的最大下游应用市场,市场占比分别可达 38.5% 和 24.0%。工业的占比也有 20% 左右。[2]

“碎了一地”的国产模拟芯片厂商

阮晨杰口中的极具潜力的消费级市场非常值得关注,陈大同表示:“因为要求比较低,可靠性的要求也不是很高,许多初创公司的经历放在了消费电子上。”消费电子市场成了中国初创企业的一个踏板,正如一家成立于 2017 年的国产模拟 IC 厂商所说:“消费类的客户非常支持国产,因为他们迭代很快,敢用国内的创新产品。”

而对于工业类客户来说,让他们“移情别恋”难度是非常大的,一方面技术产品迭代慢,另一方面,也担心一些新进公司供货问题。

那么问题来了,现在的国产模拟 IC 厂商面对的到底是什么困境与机遇呢?

“碎了一地”的国产模拟芯片厂商

“碎了一地”的活法

对于国产模拟 IC 的格局,一些分析机构和分析文章的观点大致可以总结为:格局分散,不存在绝对垄断;国外品牌占据领先地位,与国外差距大;全球市场规模占比高。国际大厂拥有着非常多的产品种类,国内有着不同细分产品的公司。可以想象成,一个花瓶被打碎,撒了一地,而这个“地”却是很大的空间。

据华经产业研究院今年整理的数据显示,2018 年中国模拟芯片市场规模 2273 亿元,同比 2017 年增长 6.2%。全球模拟芯片市场规模地域分布上,中国大陆占据 36% 的比例,亚洲其他国家占据 32% 的比例。国内市场 Top5 模拟芯片供应商的市场份额总和约为 35%。

不管多么散和广阔的市场,背后推动市场和公司发展的都是需求。正如 60-70 年代工业领域对信号链的需求,推动了早期 ADI、德州仪器等模拟巨头的成长。在 1980-2000 年,消费电子的交互需求经历从无到有的过程,同样驱动了信号链在消费电子下游的增长。

如今拥有很大规模的中国模拟 IC 市场有了新的需求,那就是供应链安全,从新的层面推动着国产模拟 IC 厂商的发展。

陈大同认为,中美争执后,国内出现了很多空白市场,其中相当一部分是模拟类,大家突然就对模拟半导体非常关注。

清华校友总会半导体协会副会长、清华大学微电子所教授、IEEE Fellow 王志华,在清华大学全球私募股权研究院举办的“新基建,‘芯’助力,国产模拟半导体的升级之路”线上沙龙上_[3]_,说过这样一句话:

“国内企业一定不要相信存量问题可以靠国际分工解决这个问题,能走的路必须是自己在存量市场里抢回一部分市场份额。这是集成电路发展的必经之路,也是模拟集成电路发展的必经之路。”

此时,国内模拟 IC 企业需扬其长,抢巨头之地盘。

从各自企业的做法来看,阮晨杰声称:“目前南芯的 IC 产品凭借其卓越的性能,已在小米、华为、三星、OPPO、联想、Anker、大疆等国内外知名品牌的产品中频频亮相;自 2019 年以来,南芯 IC 助力的几款产品已成功入驻 Apple Store,也代表着南芯产品走向了更高端更广泛的国际应用市场。”

南芯是国内是专业的电源管理 IC 半导体生产厂家,据阮晨杰介绍,南芯在快速充电和电源管理芯片领域的研发产品一直领军国内同行,与凌特、TI 等国际老牌大厂同台竞技。

阮晨杰多次提到打破国外垄断一事,如 2019 年底率先打破国外垄断,推出国内首款兼容电荷泵快充和低压直充的手机充电 IC;2020 年中,再次打破国外垄断,推出国内第一款支持 NVDC 路径管理的 Buck-boost 升降压笔记本快充 IC,实现对欧美厂商笔记本快充 IC 的直接替代。

上海晶丰明源半导体股份有限公司(下简称“晶丰明源”)的策略则是贴近客户,晶丰明源 CEO 胡黎强表示:“以客户需求为导向定义和研发产品,技术优势主要在 AC/DC 电源转换技术,并拥有自己开发的 700V BCD 工艺,产品以 LED 照明驱动芯片为基础,拓展到家电和充电器的 AC/DC 电源芯片。”

“碎了一地”的国产模拟芯片厂商

晶丰明源 CEO 胡黎强

晶丰明源的成立时间是 2008 年,2009 年掏出第一代产品。据一篇公司采访稿称,2014 年,晶丰明源曾遭遇同行以“腰斩价”出售同类型 LED 驱动芯片的恶性竞争。显然对于晶丰明源来说,单靠设计创新维持竞争优势还不够,因为电路设计太容易被复制了;当设计慢慢趋于同质化后,必须集全产业链之力,投资工艺和封装。

2014 年起,晶丰明源与中芯国际合作开发了针对 LED 照明驱动领域的全球领先工艺,这些工艺技术的知识产权是排他的,其他竞争对手无法使用晶丰明源的先进工艺进行产品制造。

去年 11 月,晶丰明源在科创板成功上市。

晶丰明源和南芯的活法,诠释了创新的含义。国产替代只是曾经草莽时代的玩法,而现在必须得有长寿的秘籍。

“碎了一地”的国产模拟芯片厂商

困境与希望

在谈及公司现阶段挑战时,胡黎强称:“公司目前最大的挑战是产品线不够丰富,无法支持客户更多的国产替换需求。主要是缺少拓展新产品线的人才和芯片研发的人才。”

阮晨杰则表示:“最大的挑战是成立时间短,要填空国产空白,需要时间积累。”

“碎了一地”的国产模拟芯片厂商

南芯董事长兼 CEO 阮晨杰

两位 CEO 的答案似乎也能概括目前国产模拟 IC 的共同问题,其中对于人才困境,也都表达了同样的烦恼与诉求。

“中国本土模拟工程师跟欧美相比,起步晚,经验短,差距是客观存在的。我们需要在很短的时间内完成国外这个行业几十年的积累,这个一个很大的挑战。”阮晨杰认为:

“目前国内行业很多厂商还处于依葫芦画瓢的阶段,仅仅满足于画到 60 分,或者只有能力画到 60 分;或者一些海龟,能够从国外拿一些新的技术回来。之后,还是需要形成持续有创造力的技术发展,要能够持续的进步,才能长远向好发展,做到跟欧美大厂真正的抗衡。这在技术积累和管理上都会有一些难度。”

“模拟芯片应用很广泛,每家公司根据自身能力选择一两个细分市场,做到技术和产品有领先优势,避免低端扎堆同质化竞争,既赚不到钱,也不能促进国产模拟芯片的发展。”是胡黎强对国产模拟 IC 的期盼。

阮晨杰非常简短的总结出 8 个字——“专注、踏实、钻研、创新”。

模拟市场是碎片化的,书写“诗和远方”的方式也各自不同,如果国产模拟 IC 公司可以在各自细分领域活出自己的高价值,那本来碎了一地的玻璃渣子就会变成铺满黑夜的星辰。

参考文章:

  1. 方正证券,《国产模拟芯片研究框架》

  2. 海通证券,《全球模拟芯片行业梳理,国产替代机遇几何》

  3. 《清华大学教授王志华:国产模拟芯片的两条路》

来源:半导体行业观察

电子科技大学
08-14
2020

国产 IGBT 按下加速键

当下,新能源汽车行业临近拐点之年,高端车与低端车双双加速放量,预计 2025 年销量有望达 505 万辆。在新能源汽车等下游应用市场蓬勃发展的拉动下, IGBT 供不应求。IGBT 是电控系统中的“CPU”,应用场景广泛。IGBT 兼具 MOSFET 与 BJT 的特点,可以把其看成是一个非通即断的开关器件。新能源汽车的全面爆发可以说给 IGBT 加了一把火。

目前国内 IGBT 对外依存度超 90%,进口替代迫在眉睫,以比亚迪、斯达半导为代表的国内龙头正在加速推进 IGBT 国产化。2020 上半年,国内厂商 IGBT 布局动作频频,不少企业传来了 IGBT 量产供货的好消息,也有不少新的 IGBT 项目加速落地。

国产 IGBT 进入加速推进阶段

据科创板日报报道,今年 5 月份,振华科技在互动平台表示,公司 IGBT 产品已实现了小批量供货,扩大产业规模、开拓军民市场应用正积极推进之中。

6 月份,赛伍技术在互动平台表示,赛伍技术与宁德时代主要在动力锂电池 PACK 中功能材料合作。特斯拉是在光伏领域的合作。赛伍技术公司的 IGBT 是导热散热模块方面的产品,目前与一线大厂已经开始供货。

除此之外,据合肥高新消息,合肥中恒微半导体有限公司目前产能可以达到每个月 4000-6000 只 IGBT 模块,并正在进行爬坡,累计申报自作知识产权 13 项。此外,该公司已完成 Z62、ZD3、Z1,E3 四款产品的量产。产品销售端中恒微与深圳、上海等多家工业变频客户已有批量订单合作;多家知名新能源汽车企业也已进入样品测试阶段。

今年 7 月份,华虹半导体宣布,公司将全面发力与 IGBT 产品客户的合作,打造 IGBT 生态链。目前公司代工的 IGBT 芯片具有市场竞争力,已加速导入新能源汽车、风力发电、白色智能家电等市场,进一步丰富 IGBT 产品线,为公司寻求新业务增长点。

车规级 IGBT 供不应求,大厂纷纷扩产。今年 4 月底,比亚迪 IGBT 项目已在长沙开工建设,该项目建成后可年产 25 万片 8 英寸新能源汽车电子芯,可满足年装车 50 万辆的产能需求。此外,其他厂商也在加快 IGBT 的产能建设,斯达半导新能源汽车用 IGBT 模块扩产项目投产后可年产 120 万个新能源汽车用 IGBT 模块;中车时代电气计划在今年量产第 6 代 IGBT 技术 IGBT,其 8 英寸 IGBT 生产线可年产 24 万片。

另据华润微发布的 2020 年半年度报告,公司目前在研项目共 13 项,其中包括硅基氮化镓功率器件设计及工艺技术研发、SiC 功率器件设计及工艺技术研发、IGBT 产品设计及工艺技术研发、工业级 200V 大功率肖特基芯片及封装技术研发、超高压 MOS 晶圆及封装技术和产品研发等。

也是在 7 月,科创板上市公司瀚川智能在互动平台上表示,公司 2019 年突破性地切入了车用功率半导体 IGBT 模块的自动化生产装备领域,成功拿下海外半导体装备订单。目前第一条线项目进展良好,并且已经与客户对接了第二条 IGBT 模块自动化生产线的订单。

多个 IGBT 项目上马

比亚迪 IGBT 项目开工

今年 4 月份,总投资 10 亿元人民币的长沙比亚迪半导体新能源汽车核心电子技术研发及产业化项目 28 日在长沙开工。该项目主要围绕新能源汽车电子核心技术研发及产业化应用,通过购置高精度光刻机、氧化扩散炉、金属溅镀机、减薄机、自动传薄片显微镜等核心生产设备,建设年产 25 万片 8 英寸新能源汽车电子芯片生产线,解决新能源汽车电子核心功率器件“卡脖子”问题,实现核心部件的国产化。

此项目中的 IGBT(“绝缘栅双极型晶体管”) 产品,其芯片与动力电池电芯并称为电动车的“双芯”,是影响电动车性能的关键技术,成本占整车成本的 5% 左右。

作为中国首家自主研发、生产车用 IGBT 的企业,比亚迪掌握了 IGBT 全产业链核心技术,打破了国际巨头垄断,成长为中国最大的车规级 IGBT 厂商。从 2009 到 2020 年历经五代升级,比亚迪 IGBT 芯片已伴随比亚迪电动车,遍及全球 50 个国家和地区、300 多个城市。

中车 260 亿元 IGBT 项目落户赣州

5 月 30 日,中车产业园项目正式落户赣州经开区,总投资达 260 亿元。该项目是赣州经开区单个项目历史投资最大的项目,也是赣州经开区成立以来第 2 个投资额超 200 亿元的工业项目。

该项目分两期建设,其中一期计划投资 80 亿元,建设 8 英寸晶圆制造项目、年产 50 万片绝缘栅双极型晶体管(IGBT)功率芯片及集成封装生产线项目。

赛晶项目基地落户浙江嘉兴

6 月份,由赛晶电力电子子公司赛晶亚太半导体主导的 IGBT 功率半导体项目正式落地浙江嘉兴,并举行生产基地开工仪式。据了解,赛晶 IGBT 生产基地位于嘉善经济技术开发区,生产线建设分两期执行。本次动工的一期项目占地 34 亩,规划建设 2 条 IGBT 芯片背面工艺生产线、5 条 IGBT 模块封装测试生产线,建成后年产能达 200 万件 IGBT 模块产品。

其实赛晶电力电子自 2016 年起开始进行 IGBT 相关的研发性工作,并在 2018 年进入电动汽车用数字式 IGBT 驱动的领域。据年报显示,赛晶在 2019 年启动了 IGBT 的自主研发项目,既有国内技术团队,也包括了来自欧洲知名企业的海外研发团队。因此,赛晶的研发支出也在 2019 年水涨船高,较前一年增加 15% 至 6200 万元,占当期净利润的 4%。

天毅半导体 IGBT 项目落户绍兴

6 月下旬,据绍兴日报报道,天毅半导体 IGBT 项目签订落户框架协议,投资额为 5 亿元。据悉,天毅半导体 IGBT 项目为中芯绍兴项目的关联产业项目,拟投资建设 IGBT、MOSFE 模块、IPM 模块一体机、变频一体机等电子产品的设计、研发和生产制造基地。

天毅半导体创建于 2009 年广东珠海,2018 年成立浙江天毅半导体科技有限公司,是一家以 IGBT 芯片模块设计、控制技术为一体,同时具备半导体设计、封装、控制器硬件及特种材料自主研发及制造的高科技企业。

公司主要产品包括绝缘栅双极型晶体管(IGBT) 芯片、金氧半场效晶体管 (MOSFET)、变频一体机、IPM 模块一体机等。IGBT 模组广泛应用于工业变频控制器及太阳能风能发电设备、工程节能设备、变频家电、服务器、新能源汽车控制器等领域,技术水平居国内领先。

利欧股份跨界入局

8 月 11 日,利欧股份发布公告,公司及全资子公司福建平潭元初投资有限公司(以下简称“平潭元初”)与上海众挺智能科技有限公司(以下简称“众挺智能”)签署了《合资协议书》,各方将就 IGBT 芯片及模组生产项目以合资公司的形式开展合作。

利欧股份在投资理想汽车之后,充分了解到 IGBT 在电动车领域应用的重要性,IGBT 的好坏直接影响电动车功率的释放速度。基于上述的理解和认知,公司决定投资 IGBT 项目。

公告显示,合资公司的名称为上海狮门微电子有限公司(以工商登记名称为准)。本项目产品包括 DISCRETE、IPM、PIM 等封装的工业级、车规级 IGBT 及使用碳化硅及氮化镓材料的 IGBT,还可根据客户需求定制各类工业级及车规级 IGBT,重点应用于高端制造、新能源(风电、光伏发电)、轨道交通、新能源汽车、国防军工等领域。本项目一期工程计划投资 3 条生产线,预计投资额为 4.5 亿元。第一条生产线预计在合资公司设备到厂后 6 个月实现量产。

结语

作为半导体功率器件中最有潜力的 IGBT,当前市场规模正快速增长。尤其在国内供应链安全时常受威胁的背景下,下游客户纷纷增加国产供应商份额以备不时之需,IGBT 国产化需求已是刻不容缓,可以说国产替代逻辑顺畅。国内一众厂商或跑步入场,或加速扩产,享受这一国产替代的重大利好。

来源:半导体行业观察

电子科技大学
08-14
2020

英特尔推出全新晶体管,吹响反攻号角!

昨日晚间,英特尔在其 2020 年架构日中更新了他们在六大技术支柱方面所取得的进展,揭秘了 Willow Cove,Tiger Lake 和 Xe 架构以及全新的晶体管技术。这为我们展现了一个不服输,甚至还在挑战新领域的英特尔。

SuperFin 技术重新定义晶体管


英特尔本次发布的全新晶体管技术是这次架构日中的亮点之一。

一直以来,英特尔在晶体管技术的发展中扮演着重要的角色。大约十年以前,晶体管结构开始从平面结构转向 FinFET。在这个转变过程当中,英特尔是第一个将 FinFET 实现商业化的企业——2011 年,英特尔将之用于 22nm 工艺的生产。两年后,其他企业才跟进有关 FinFET 的生产。从 16/14nm 开始,FinFET 成为了半导体器件的主流选择。时至今日,FinFET 仍旧是现代纳米电子半导体器件制造的基础,支持着 7nm,甚至是未来 5nm、3nm 的发展。

但在先进工艺不断向前发展的过程当中,FinFET 技术也需要不断地进行更新,才能满足晶体管性能上的提升。因此,在英特尔从 14nm 走向 10nm 的过程中,他再次重新定义了晶体管。

在本次架构日当中,英特尔推出了 10nm SuperFin 技术。英特尔称,这是该公司有史以来最为强大的单节点内性能增强,带来的性能提升可与全节点转换相媲美。换言之,在 SuperFin 技术的加持下,英特尔推出的 10nm 工艺效能可以等同于 7nm。

从英特尔公布的信息中看,10nm SuperFin 技术还实现了英特尔增强型 FinFET 晶体管与 Super MIM (Metal-Insulator-Metal)电容器的结合。据其官方资料显示,Super MIM 在同等的占位面积内电容增加了 5 倍,从而减少了电压下降,显著提高了产品性能。英特尔成,该技术由一类新型的“高 K”( Hi-K)电介质材料实现,该材料可以堆叠在厚度仅为几埃厚的超薄层中,从而形成重复的“超晶格”结构。这是一项行业内领先的技术,领先于其他芯片制造商的现有能力。

英特尔推出全新晶体管,吹响反攻号角!

为什么说 SuperFin 技术重新定义了晶体管。这就要从单节点内性能提升幅度的角度看。从英特尔提供的数据来看,如今加强版 14nm 在性能上相比第一代已经提升了超过 20%,而这种提升幅度是经过了四次修订才达到的。但有了 SuperFin 技术,英特尔的 10nm 做到这种提升却只花了一代。因而,可以说这是相当于一代制造工艺的飞跃。

英特尔推出全新晶体管,吹响反攻号角!

从英特尔的介绍中看,SuperFin 技术无疑是推动其先进制程快速向前发展的利器。在笔者看来,这也是英特尔对市场质疑其先进工艺落后的回击(前不久英特尔公布了其第二季度财报,当时英特尔称其 7nm 芯片考虑由其他企业代工,引起了市场质疑其先进工艺的水平)。

3D 封装技术的新进展

众所周知,先进工艺的进步需要相关企业对此进行的投入越来越大,但在大规模投资下所诞生的制程微缩所带来的单位成本降低的效益却明显下降,在这种环境下,先进封装成为了各大厂商竞逐的新领域。

近几年,异构架构的出现推动了先进封装的发展。在此期间,英特尔发布了 2.5D 封装 EMIB、3D 封装 Foveros 以及被视为是两者结合的 Co-EMIB。

在本次架构日当中,英特尔介绍了继 Foveros 后又一新的先进封装技术。英特尔称其为“混合结合(Hybrid bonding)”技术。英特尔的官方资料显示,当今大多数封装技术中使用的是传统的“热压结合(thermocompression bonding)”技术,混合结合是这一技术的替代品。这项新技术能够加速实现 10 微米及以下的凸点间距,提供更高的互连密度、带宽和更低的功率。

英特尔推出全新晶体管,吹响反攻号角!

据透露,使用“混合结合(Hybrid bonding)”技术的测试芯片已在 2020 年第二季度流片。

英特尔推出全新晶体管,吹响反攻号角!

这些先进封装到底能解决什么样的问题?从市场情况中看,异构已经成为了未来芯片发展的一种趋势,越来越多的硬件将会集成到一块芯片当中,未来这种趋势还将发展成将更多的 IP 集成到一块芯片当中。英特尔将这种设计定义为“分解设计”。

如下图所示,利用这种分解设计可以大幅缩短整个开发时间。众所周知,采用新的工艺就意味着相关器件要重新进行验证,但随着终端领域所需要的功能越来越大,越来越多的器件都将加入其中,这就导致开发或者是验证的时间越来越长。

而采用这种分解设计则可以化繁为简,先把它做成几个大的部分,比如可以分为 CPU、GPU、IO 等(这些硬件可以采用不同的工艺),再分别进行更新或验证。举例来说,CPU 可能是一个已经验证过的,在这种分解设计下,CPU 就不再需要重新验证。而 GPU 则是要用更新的,但由于它与 CPU 是分离的,所以仅需要对 GPU 进行重新验证。这也就是说,不会因为 CPU 和 GPU 互相纠缠在一起,而出现新的 Bug 出现,这也就大大缩短了产品验证的时间。

英特尔推出全新晶体管,吹响反攻号角!

要达到这种设计效果,其中的互联就变得尤为重要,而这就是先进封装所能解决的问题。EMIB、Foveros 或是 Co-EMIB 能够保障这些硬件能够分解,又能保证它们在低功耗下拥有足够的数据传输带宽。也正是利用这些技术,英特尔才能够将来自其他供应商的 IP 和处理节点混合并匹配到异构封装中,从而加快产品上市时间。

用产品验证技术的价值

纸上得来终觉浅,产品才是验证技术的真正价值所在。

而英特尔的技术价值将在 Tiger Lake 中得以体现。据透露,Tiger Lake 将由英特尔全新的 Willow Cove 架构提供动力,该架构也是基于新的“ SuperFin”晶体管打造而成。

英特尔推出全新晶体管,吹响反攻号角!

英特尔指出,Tiger Lake 将在关键计算矢量方面提供智能性能和突破性进展。同时他也是英特尔第一个采用全新 Xe-LP 微架构的 SoC 架构,可以对 CPU、AI 加速器进行优化,使 CPU 性能得到超越一代的提升,并实现大规模的 AI 性能提升、图形性能巨大飞跃,以及整个 SoC 中一整套顶级 IP,如全新集成的 Thunderbolt 4。

Tiger Lake 中所采用的 Xe-LP 是 Intel 面向 PC 和移动计算平台的最高效架构,拥有多达 96 个 EU,并采用了包括异步计算在内的新架构设计,以提供更大的动态范围和频率提升。根据英特尔提供的官方数据显示,与 Gen11 相比,Xe-LP 能够在更低的功耗下,提供更高的性能。

英特尔推出全新晶体管,吹响反攻号角!

当然,Xe-LP 只是英特尔发展路线图中的一部分。除此之外,英特尔还提供了 Xe-HP 的更新版本,据介绍, Xe-HP 是业界首个多区块(multi-tiled)、高度可扩展的高性能架构,可提供数据中心级、机架级媒体性能,GPU 可扩展性和 AI 优化。它涵盖了从一个区块(tile)到两个和四个区块的动态范围的计算,其功能类似于多核 GPU。据悉,该款 GPU 有望在 2021 年发布。

同时,英特尔还发布了另一款 GPU 架构:Xe-HPG。据介绍,它是专门针对游戏而设计。据英特尔官方消息显示,Xe-HPG 添加了基于 GDDR6 的新内存子系统以提高性价比,且将具有加速的光线跟踪支持。因此,也有外媒猜测,这可能代表着英特尔将首次围绕着游戏所需的 GPU,与 AMD 和 Nvidia 展开竞争。据透露,Xe-HPG 预计将于 2021 年开始发货。

除了 Tiger Lake 之外,英特尔还在本次发布会中提到了另外一款产品——Alder Lake。据介绍,该产品是英特尔的下一代采用混合架构的客户端产品。Alder Lake 将结合英特尔即将推出的两种架构——Golden Cove 和 Gracemont,并将进行优化,以提供出色的效能功耗比。

据此前消息显示,集众多新技术于一身的 Tiger Lake 将于今年当中面市,而这也会是验证英特尔技术的时刻。

结语

其实除了在备受瞩目的架构、先进制程与封装、互联等领域外,英特尔还在安全、软件、存储方面都有了一些新的进展。例如,在软件方面,英特尔 oneAPI 的正式版本将于今年当中面市。

自从 2018 年,英特尔提出这六大支柱后,我们就可以看出,英特尔早已不是那个依赖于某一单独领域去领导半导体产业发展的企业了,将多个不同领域的技术组合起来而形成产品的领导力正在英特尔身上凸显出来。

来源:半导体行业观察

电子科技大学
08-14
2020

DRAM 的未来发展路径

来源:内容来自「CTIMES」,谢谢。

这些年来,记忆体领域出现了各种动态随机存取记忆体(DRAM)标准,这些标准也都各自进一步发展出不同世代的版本。本文将回顾不同 DRAM 架构的特色,点出这些架构的共同趋势与瓶颈,并会提出 IMEC 为了将 DRAM 性能推至极限而采取的相关发展途径。

动态随机存取记忆体(dynamic random access memory;DRAM)主要被用来当作电脑的主要记忆体,中央处理器(CPU)便是从该记忆体读取指令。这些年来也出现了不同的 DRAM 标准,以满足不同需求与应用。为了回应对频宽越来越高的要求,这些标准都各自进一步发展出不同世代的版本。

IMEC 系统记忆体架构师 Timon Evenblij 与计画主持人 Gouri Sankar Kar 将于本文回顾不同 DRAM 架构的特色,并点出这些架构共同面对的趋势与瓶颈。他们也会提出 IMEC 采取的相关发展途径,以将 DRAM 性能推升至最终极限。

DRAM 的基本概念

位元格(bit cell)

在开始探讨不同的 DRAM 架构之前,我们先来了解 DRAM 的基本概念吧!以下说明以卡内基.梅隆大学 Onur Mutlu 教授的课程为基础。

所有的记忆体都以位元格(bit cell)构成,它是恰好储存 1 位元的半导体架构,因而得其名。对 DRAM 来说,其位元格包含了一个电容(capacitor)和一个晶体管(transistor);电容被用来储存电荷,而晶体管则用以存取电容,不论是去读取已储存的电荷量,或是去储存新的电荷。

字元线(wordline)一直与晶体管的闸极相连,以控制往电容的通道;位元线则与晶体管的源极相连,以读取位元格内储存的电荷,或是在写入新的数值时提供位元格所需的电压。这个基本架构很简单且体积小,所以制造商可以在单一芯片上非常大量制造 DRAM 的位元格。

但其缺点是,单一晶体管不容易在其狭小的电容中保存电荷,电流会泄漏至电容或从电容中流出,导致晶体管渐渐失去定义完善的电荷状态。但是这个问题可以透过定期更新(periodically refresh) DRAM 记忆体来避免,也就是读取 DRAM 记忆体的内容后再重新写入。

有在专心阅读的读者可能已经发现问题了,当电荷自电容中读取出来时,电荷就消失了。但是在读取 DRAM 位元格的数值后,该数值应该要再重新写入,这也是为何 DRAM 取名含有「动态」一词。

DRAM 的未来发展路径

图一 : DRAM 位元格的示意图

进入位元格阵列

多个位元格可以整合成如矩阵般的大型架构。多条字元线和位元线相互交叉,而每个交叉点都有一个位元格在处理资料。而对某字元线施加电压就能选出所有相应的位元格,这些位元格则会将电流传至各自的位元线。这些电流将微幅改变每条位元线的电压,这个小改变会由感测放大器(sense amplifier)侦测出来。

感测放大器这种结构会将小幅增加的电压放大成高电压(代表逻辑 1),并把微幅降低的电压放大成零电压(代表逻辑 0)。它也会将各个逻辑数值储存至一个多闩(latches)结构,也就是所谓的列缓冲区(row buffer)。列缓冲区的功能就像是快取记忆体,因为位元格内的数值在读取时会消失,所以在读取某条字元线上的数个位元格时,列缓冲区就会保存读取而来的数值。

感测这个步骤本身就是缓慢的过程,而电容越小、位元线越长时,感测时间就会延长。这段感测时间也决定了 DRAM 的存取时间,而在过去几十年间,DRAM 的感测时间一直维持不变。每一代 DRAM 的可用频宽增长,皆是透过在 DRAM 芯片上运用更多平行处理能力来实现,而不是由缩短存取时间达成。

但在深入探讨这个议题前,我们先来看看如何运用这些位元格来建构记忆体系统。这里谈到的架构通常用于采用记忆体模组(memory module)的桌机系统。至于其他 DRAM 架构,它们并未采用模组的概念,但大多都能以相同的术语来描述其运作模式。

DRAM 架构

在处理器上,有部份的逻辑电路是专门设计给记忆体控制器(memory controller)来使用,这些电路负责管理所有从 CPU 到主要记忆体的通道。

处理器可能有多个记忆体控制器,而记忆体控制器具备一个或多个记忆体通道(memory channel),每个通道包含一个指令或位址汇流排,以及一个资料汇流排(预设状态下宽度为 64 位元)。

在该通道上,我们可以连接一个或多个记忆体模组,而每个记忆体模组包含一个或两个秩(rank)。一个秩包含几个 DRAM 芯片,这些芯片整合在一起就能在每个周期提供足够的位元来填充资料汇流排。

在一般情况下,也就是资料汇流排为 64 位元宽且每芯片提供 8 位元的储存空间(所谓的 x8 芯片),一个秩包含 8 个芯片。如果模组配有超过一个秩,这些秩会多工传输至同一个汇流排,所以不同秩不能同时向该汇流排传输资料。

每秩上的各芯片以相同速度同步运行,也就是说它们会一直执行完全相同的指令,且不能分开定址。这对接下来要说明的概念来说很重要:每个芯片包含数个记忆体库(memory bank)—记忆体库就是数个位元格所组成的大型矩阵,而位元格,如上所述,具备字元线、位元线、一个感测放大器以及列缓冲区。由于同一秩内的芯片会同步运行,所以记忆体库一词也可以指同一秩内的 8 个芯片上的 8 个记忆体库。

在第一个案例,我们会使用「实体记忆库」一词,而在第二个案例,则偏好使用「逻辑记忆库」一词,但其实文献资料并不总是清楚界定这些术语。

在介绍这些术语后,我们现在就可以来谈谈不同的 DRAM 架构和世代,以及它们如何奠基在彼此的架构上进行改良。我们一样会先从个人电脑(PC)的常规 DRAM 模组谈起。

DRAM 标准

常规 DDR

DRAM 记忆体已经存在许久,但我们不会在此上一堂完整的历史课。我们只会在开始讨论双倍数据传输率(double data rate;DDR)世代之前,先快速带过单倍数据传输率(single date rate;SDR)记忆体。我们要了解 SDR 的重点,是其介面与资料汇流排的 I/O 时脉(IO clock)与记忆体的内存时脉(internal clock)频率相同。这种记忆体受限于其内部记忆体的存取速度。

第一代 DDR 的目标是在每 I/O 时脉周期传输两个资料字组(data word),一组在时脉升缘时传输,另一组则在降缘时传输。此传输模式的设计者采用了预取(prefetching)这个概念来实现将传输速率翻倍。一个被称为「预取缓冲区(prefetch buffer)」的结构被插置在 DRAM 记忆体库和输出电路之间,这个小型缓冲区在每时脉周期、同一条汇流排上能够储存的位元数量,是原本 SDR 设计的两倍。

就 x8 芯片而言,其预取缓冲区为 16 位元。我们将此称作「2n」预取缓冲区。以读取一整列 DRAM 的内存读取周期来说,例如读取一列包含 2000 行的数据,就会有很多资料能来填充该预取缓冲区。该缓冲区内也会有足够的资料来填充汇流排,在时脉的升降两缘分别传递一组字组。

这个预取概念也适用于 DDR2 架构,只是其预取缓冲区变成「4n」。如此,设计者就能将 I/O 时脉提升至内存时脉的两倍,且在每周期内都能将资料汇流排填满资料。以此类推,DDR3 同样将预取缓冲区的位元数翻倍(亦即「8n」),而其 I/O 时脉现在增至内存时脉的四倍。

DRAM 的未来发展路径

图二 : DDR 的预取机制(source:synopsys)

但是,如此类推还是有个极限。将预取缓冲区的传输位元数再度翻倍以达到「16n」,意味着每个读取指令中会有 64 个位元被传递至处理器 16 次,此资料量是一般快取行( cache line)的两倍(快取行是处理器快取资料的基本单位)。如果只有一条快取行包含有用资料,那么再去传递第二条快取行就会浪费很多时间和能耗。

因此,DDR4 并未将预取的位元数翻倍,而采用了另一项技术,叫做记忆体分组(bank grouping)。该技术引进多组记忆体库,每组都有各自的 8n 预取缓冲区,另有一个多工器负责从适切的分组里选取输出资料。如果控制器的记忆体请求能以交错的方式发出,以连续请求来存取不同分组的资料的话,I/O 速度一样能成长一倍,变成内存时脉的八倍。

DRAM 的未来发展路径

图三 : 记忆体分组机制的示意图。(source:synopsys)

那么接下来的 DDR5 会如何发展?其目标也是要将 I/O 速度翻倍。DDR5 呢,计画是引用一项已应用在 LPDDR4 的技术,我们称之为通道分裂(channel splitting)。

该技术将 64 位元的汇流排分成两个独立的 32 位元通道。因为现在每通道只提供 32 位元的资料空间,我们就能将预取增加至 16n,这就能将存取粒度提升至 64 位元组,刚好等于一般快取行的资料大小。如此增加预取的资料量就能再次提升 I/O 时脉速度。

当然,提升 I/O 时脉速度并不只是在每周期内以充足的可用资料填充汇流排那样简单,还要面对多种与高频率讯号相关的挑战,像是讯号完整性、杂讯与功耗使用的问题。这些挑战可以运用几项技术解决,例如芯片内建终端架构(on-die termination)、差分时脉(differential clocking),以及将记忆体与处理器进行更密切的整合。这些技术大多源自其他 DRAM 架构,也就是 LPDDR 和 GDDR,但我们将更聚焦在一个整合的概念上。

DRAM 的未来发展路径

图四 : 各代 DDR 记忆体的规格比较。

LPDDR

LPDDR 指的是低功耗双倍数据传输率(low power DDR)。该标准的主要概念,一如其名,就是降低记忆体的功耗,而要实现这个目标有很多种方法。

LPDDR 和普通记忆体的第一个差异,在于它和处理器的连接方式。LPDDR 记忆体与处理器紧密整合,不论是被焊接在主机板上,与 CPU 紧邻,或是采用越来越普及的作法—以封装层叠技术(package-on-package;PoP)直接堆叠在处理器上方(通常是 SoC)。更加紧密的整合能让连接记忆体和处理器间的导线电阻更小,进而降低功耗。

DRAM 的未来发展路径

图五 : 以封装层叠技术进行整合的示意图。(source:wikipedia)

第二个差异则是通道宽度。LPDDR 记忆体没有固定的汇流排宽度,虽然一般来说最常见的是 32 位元。这个规格与普通记忆体相比算是较小,因而能节省能耗。

此外,LPDDR 记忆体以较低的电压运作,这也会大大影响功耗。最后一点,LPDDR 藉由多种办法优化记忆体更新这个步骤,像是依据温度调适更新、局部阵列自行更新(partial array self-refresh;PASR)、深度省电状态(deep power-down state)等,将 LPDDR 的备用功耗(standby power)大幅降低了。

我们现在不会深入探讨这些技术,但基本上它们都必须牺牲部份的反应时间,以换取更低的备用功耗,因为记忆体在能够回应请求前,需要一些时间从省电模式中「醒来」。

如上所述,不同代的 LPDDR 记忆体也采用了预取技术来增进性能。然而,LPDDR4 是第一个引进 16n 缓冲区与通道分裂技术的标准,而 LPDDR5 预计会是第一个推出记忆体分组功能的标准。

DRAM 的未来发展路径

图六 : 各代 LPDDR 记忆体的规格变化。

GDDR

GDDR 亦即绘图用双倍数据传输率(graphics DDR),其命名暗指该标准适用于绘图芯片专用的记忆体。如今,这类记忆体在任何具备高频宽需求的应用上都相当备受瞩目,因为高频宽就是其焦点所在。

GDDR 记忆体也与处理器—也就是图形处理器,密切地整合在一起,方法是将之焊接在 PCB 上。但 GDDR 记忆体并非直接放在 GPU 上方,因为这样很难达到预定的电容,且在此情况下会很难降温。

与传统 DDR 芯片(例如 32 位元)相比,GDDR 芯片的频宽更宽,且每个芯片都直接连接至 GPU,不须在一个固定 64 位元的汇流排上进行多工处理。也就是说,绘图芯片上会有更多 GDDR 芯片,也就会有更宽频的汇流排。

此外,由于这些芯片的接线不须进行多工处理,接线的频率也提高了,就能进一步提升 GDDR 记忆体的 I/O 时脉频率。透过使用更小的阵列与更大的周边电路,记忆体内部的读取速度变快了,I/O 时脉速度因而提升,同时降低 GDDR 芯片的记忆体密度。

而更紧密结合记忆体与处理器也代表着,绘图芯片的最终电容更加受限,毕竟与大尺寸 GPU 紧密整合的 GDDR 芯片数量最多只有 12 个。

为了提升记忆体频宽,各代 GDDR 架构也采用与开发 DDR 时一样的技术。第一代 GDDR 标准是 GDDR2,该标准基于 DDR;而 GDDR3 基于 DDR2;接下来是 GDDR4,因为这代几乎不存在,所以略过不谈;GDDR5 则以 DDR3 为基础,且一直到现在还是非常流行,GDDR5 采用差分时脉,还能立即开启两个记忆体分页(memory page)。

GDDR5X 则是增进 GDDR5 性能的过渡版本,采用了具备 16n 缓冲区的四倍数据传输率(quad data rate;QDR)模式,但缺点是存取粒度变大了,但这对 GPU 来说不是大问题;GDDR6 则将通道分裂开来,就像 LPDDR4,这样就能在同一汇流排上提供两个更小的独立通道,把存取粒度变小,实现具备 16n 缓冲区的 QDR 模式;没错,如此说来,GDDR6 应该更适合叫做 GQDR6。

DRAM 的未来发展路径

图七 : 各代 GDDR 记忆体的规格比较。

3D 革命

HBM

HBM 和 GDDR 多有雷同,它也与 GPU 紧密整合,而且也不放在 GPU 上方,毕竟我们还需要大量电容并将芯片降温。那么 HBM 差在哪?

首先,HBM 在 PCB 板的位置并不在 GPU 旁边,而是在连接 GPU 与芯片的中介层(interposer)上。目前,通常使用的是被动式硅中介层,亦即一大片不含任何主动元件的硅芯片,只有内连导线。

这种中介层的优点是能在上面布建更多平行导线,而不会耗费大量功率。因此,一个极宽的汇流排诞生了,以往这在 PCB 上是不可能实现的。然而,虽然这种中介层相当容易制造,但毕竟还是一大块硅芯片,因此成本也较高。

再者,记忆体芯片可以相互堆叠,使得芯片在垂直面上能实现小面积仍具备高电容。这些芯片具有大量的硅穿孔,连结记忆体堆内的各个芯片,以及其底部的逻辑芯片。而该逻辑芯片也会连结到中介层上的宽汇流排,使得记忆体芯片和 GPU 之间具备高频宽。事实上,该汇流排宽度充足,所以记忆体芯片的 I/O 时脉可以降至低频。而降频加上连接至 GPU 的导线长度极短,这两个特点就能在使用 HBM 时将每位元的能耗大幅降低(大约三倍)。

DRAM 的未来发展路径图一 : GDDR5 和 HBM 的比较。(source:graphicscardhub.com)

DRAM 的未来发展路径

图二 : HBM 的芯片垂直面示意图(source:widipedia.org)

下表显示了不同代 HBM 的重点规格。目前来说,HBM2 仍在供应中。有趣的是,三星去(2019)年发布了新款 HBM2e 记忆体,该产品跳脱常见规格,单位芯片具备更高电容(16Gb),并进一步提高资料传输率至每堆叠 410GB/s。

DRAM 的未来发展路径

图三 : 各代 HBM 的规格比较表。

HMC

尽管美光不再努力开发 HMC 标准,我们还是想要稍微介绍一下。HMC 是常规 DDR 记忆体的 3D 版,特别锁定用在未来的伺服器上,虽然这个看法以往在业界并不总是很明确。HBM 聚焦在频宽上,因此需要进行高度整合,牺牲电容和芯片扩展性。这就是所谓的「近记忆体(near memory)」。

HMC 的重点则在电容,以及将更多记忆体堆轻松整合至伺服器内,就像运用闲置插槽来将更多 DDR 记忆体安装至主机板一样。这种方式能提供松弛整合,满足整体系统记忆体要实现高电容的需求。而这通常被称作「远记忆体(far memory)」。

DRAM 的未来发展路径

图四 : 近记忆体与远记忆体的比较。(source:eejournal.com)

除了这点雷同之外,HMC 是与 DDR 最不相同的记忆体标准,差异比其他任何在本文提到的标准都还大。HMC 不使用 DDR 的汇流排传输方式,而是使用记忆体封包,这些封包以高速 SerDes 链接在处理器与记忆体立方体之间传递。如此就可能形成菊链立方体,以有限的内连导线达到更高电容。

此外,记忆体控制器完全整合在每个立方体的底座芯片,而不像 DDR 把控制器放在 CPU 芯片上,也不像 HBM 那样分置在 GPU 和记忆体堆上。

DRAM 的未来发展路径

图五 : 比较 HMC 与 HBM 结构的示意图(source:eejournal.com)

Wide I/O

Wide I/O 是 LPDDR 记忆体的 3D 对应版本,优先采用极端的整合方式来实现可能的最低功耗。这类记忆体应该要直接整合在 SoC 上方,透过硅穿孔直接连至 CPU 芯片。如此就能将内连导线变得极短,其所需功耗是所有标准中最低的。

此外,Wide I/O 还可能具备极宽的汇流排,端视硅穿孔的密度与尺寸而定。然而,这种极端的整合也要求在 SoC 内导入硅穿孔,这就会占去大片宝贵的逻辑芯片面积,因此成本极为高昂。这大概也是为什么我们还未见过任何采用该技术的商用产品。或许有趣的是,第一代 Wide I/O 标准采用了软体定义无线电(SDR)介面,但第二代标准改用 DDR 介面。

总结各类 DRAM 的特点

我们已经呈现了不同 DRAM 类型在设计本质上曾做出或将来会做出的一些必要取舍。每种标准最终都采用相同的概念来改善每一代版本的频宽,相关技术例如包含更大的预取缓冲区、记忆体分组、通道分裂、差分时脉、指令汇流排优化,以及更新优化( refresh optimization)。

不同标准不过是拥有各自的发展重点,不论是聚焦电容和弹性整合(DDR 和 HMC),或最低功耗(LPDDR 和 Wide I/O),还是最高频宽(GDDR 和 HBM)。看到 3D 技术带给这几个目标市场的优势,其实颇富趣味。

将记忆体进行紧密的 3D 整合,是能提升频宽的有效方式,但基本上还是会限制电容。首先,放在靠近运算单元的记忆体堆是有数量限制的,再者,每一堆叠能容纳的记忆体芯片数量也有限。

未来我们也将会明白,单一 DRAM 芯片的储存格数已经逼近极限了。随着各式应用对资料量的需求增长,在面对记忆体与处理器之间出现频宽落差的「记忆体墙(memory wall)」问题时,记忆体密度也成为一个更重要的考量点。

DRAM 的未来展望:IMEC 观点

为了将 DRAM 技术推升至其最终极限,并解决记忆体墙的技术问题,IMEC 探索了两条可能的发展道路。这两条发展途径采用了完全迥异的技术,将需要全新的架构标准来促使下一代 DRAM 记忆体的诞生。

第一条发展途径是提升 DRAM 位元格的动态性(dynamic nature)。如本文开头所述,储存在 DRAM 位元格电容内的电荷会缓慢流失。因此,DRAM 需要被更新。每列通常 64 毫秒更新一次。这会增加性能与功耗的常态性负担(overhead)。

采用铁电材料的电容设计(ferro capacitor)就是一个颇富潜力的办法,它能让 DRAM 位元格储存电荷的时间延长,这也有助于减缓选择晶体管(select transistor)对关闭电流的严苛要求。此外,铁电电容能改善 DRAM 的资料保存时间(retention time),这也带来诸多益处,例如可忽略更新的负担、快速开启或关闭低功耗模式、实现更低的备用功耗,以及进一步推动 DRAM 的规模化。

在 IMEC 的铁电研究计划中,他们正在开发以铁电材料为基础的金属—绝缘体—金属(metal-insulator-metal;MIM)电容器,以探索提升 DRAM 动态性的途径。为了有效发挥这项技术以达到最低功耗,就需要一套聚焦在这些非挥发特性的全新 DRAM 架构标准。

然而,要延续 DRAM 的规模化蓝图以开发出更多代的版本,上述的发展途径可能并不是最佳选项。因为规模化的问题,芯片密度已开始在约 8~16GB 的范围达到饱和,要将 DRAM 芯片的电容扩充至 32GB 以上变得相当困难。如果我们想要继续迈向规模化,将需要更具破坏性的创新技术。

其中一个办法是以低漏电流沉积的薄膜晶体管(thin-film transistor;TFT),像是氧化铟镓锌(indium-gallium-zinc-oxide;IGZO),来取代 DRAM 位元格内的硅基晶体管。这种材料的宽能隙能确保 DRAM 具备低关闭电流—这是 DRAM 储存单元晶体管的必要特性。由于我们不再需要材料硅来制造储存单元晶体管,现在就可以将 DRAM 储存单元的周边电路移至 DRAM 阵列下方。如此,储存单元的面积就能大幅降低。

下一步我们会考虑堆叠 DRAM 储存单元。储存电荷所需的电容已经达到规模化的极限,但要是我们能用极小的电容来储存电荷呢?甚至完全不用电容,又会怎样呢?

IGZO 晶体管具备的超低漏电流就有可能开启一条全新道路,能够建立不须电容的 DRAM 储存单元。由于电容不再,加上 IGZO 晶体管所用之材料能与后段制程相容,甚至有机会采用可规模化的制程,将不同储存单元垂直堆叠。这带来许多好处,但也带给不同抽象层各式挑战,例如制程、技术、位元格设计、记忆电路设计与系统架构。

为了解决这些挑战,IMEC 正在思考可能的跨层解决方案,用于未来的高性能 DRAM 标准,可能提供方法将 DRAM 记忆体进一步规模化,远远超过目前所预期的极限。

来源:半导体行业观察

电子科技大学
08-14
2020

美国能改变半导体制造格局吗?

来源:内容编译自「semiwiki」,谢谢。

最近的两点新闻激起了半导体制造领域的人们。第一是台积电宣布了他们在亚利桑那州投资 120 亿美元的晶圆厂建设计划。另一个是受 Covid 的影响,共和两党提出了 230 亿美元的联邦政府对半导体制造的投资计划。

那么问题来了,这可能带来什么影响?它能否有意义地改变半导体晶圆厂的格局?

美国能改变半导体制造格局吗?

半导体制造简史

20 世纪 40 年代,William Shockly 发明了晶体管,因此美国成为了半导体的发源地。此后便催生了像仙童半导体(Fairchild Semiconductor)这样的早期领导者,而后者又催生了像英特尔这样的传奇公司。这时期诞生的半导体公司都花费数百万美元建造自己的晶圆厂,自己生产设备,制造基地也如雨后春笋般冒出来,硅谷也因此而得名。

到了 80 年代,日本开始在晶圆厂上进行大量投资,而美国开始失去在该行业的领导地位。日本人将他们的质量和制造能力运用在诸如内存芯片之类的领域中,这迫使英特尔在 80 年代中期将其业务方向从内存芯片转移到微处理器。然而,更大的转变发生在 90 年代,即代工厂和无晶圆厂设计公司的出现。在台积电和联电等公司的带领下,它们让许多规模较小的晶圆厂不再具有成本效益。同时,像三星这样的韩国财阀开始大量投资于制造业,现在三星和海力士这两家韩国公司主导了存储芯片市场。而美国现在生产的 IC 芯片不到全球的 12%。

2014 年,中国看到了半导体制造的重要新,并开始实施雄心勃勃芯片计划,大力投入芯片制造以及半导体领域。现在,中国的 IC 产量现在与美国差不多,占全球产量的 12%。

当今美国的芯片制造

经过一波整合和外包浪潮之后,大多数美国公司都退出了制造业竞赛。只剩下三家主要公司:英特尔,美光和格芯(GF)。GF 甚至是由阿联酋主权财富基金 Mubadala 私有,而不是真正的美国公司。他们各自都有自己的利基市场,彼此之间不竞争。

英特尔是 IDM (集成设备制造商),生产用于 PC 和服务器的微处理器。美光公司生产存储芯片(NAND 和 DRAM),顾名思义,Global Foundries 是无晶圆厂芯片公司的合同制造商。但是半导体制造是一项全球业务,

所有这三家公司都在全球各地运营着晶圆厂。英特尔通常在美国,爱尔兰和以色列之间轮换新的晶圆厂。美光公司在日本和台湾经营晶圆厂,最新一笔巨额投资是在新加坡。GF 在德国和新加坡也设有工厂。

让我们看一下设置最先进的半导体 Fab 所涉及的关键要素。

1. 持续的资本投资:一个最先进的晶圆厂现在的价格超过 100 亿美元。2019 年半导体制造商的资本支出总额为 1020 亿美元。为了与摩尔定律保持相同的节奏,公司必须每两年将新技术节点投入市场。在这样的规模下,230 亿美元的一次性投资不会改变美国的游戏。还有一个关于补贴结构的问题。过去,例如在太阳能行业中,美国模式采用了通过信用,税收减免等方式使用税法的某种复杂结构。但这是一种无效的资本配置方式。

2. 工程学人才:美国大学培养了大量的工程学毕业生,美国仍然是世界人才的理想去向(尽管政府最近采取了一些措施来改变这一现状)。为新工厂配备人员应该不是问题。

3. 基础设施:土地,稳定的电网,供水,运输基础设施都是必不可少的。从这个角度来看,美国并不缺乏。

4. 供应链:半导体的供应链与最终产品一样具有全球性。一个国家要完全自给自足地制造是非常困难的,即使不是不可能的。美国在某些关键组成部分(如生产设备)上处于有利位置,最大的供应商 AMAT,LAM 和 KLA 是美国公司。但是即使到那里,荷兰公司 ASML 仍在关键光刻技术步骤上拥有垄断地位。在材料方面,由于制造过程使用数百种化学物质和气体,甚至更加困难,其中许多必须从亚洲采购。因此,任何国家真正实现端到端的自给自足都是梦想。

谁将在美国建立新的晶圆厂?

英特尔历来一直在积极地进行技术开发和建造晶圆厂。加上一些额外的激励措施,他们很可能会选择美国的地点,而不是爱尔兰或以色列来进行未来投资。毫不奇怪,英特尔一直在大力游说争取美国政府对该行业的支持。但是,即使是英特尔,过去也曾尝试使用代工厂模型,但没有取得任何进展。在最近的公告中,他们引用了其 7 纳米工艺更多的延迟,甚至表明他们愿意使用外部合作伙伴进行制造。

通过收购日本和台湾公司并在新加坡扩张,美光的发展得到了进一步的发展。存储芯片是一种商品,对成本非常敏感。美光不太可能在不久的将来建立另一家美国大型晶圆厂。

Global Foundries 已经退出了争夺最新工艺节点的竞赛,并专注于诸如 FDSOI 之类的更多利基技术和应用。他们也陷入财务困境,仅靠穆巴达拉集团背后的支持维持生计。在未来几年内,他们不太可能在世界任何地方看到一个新的先进晶圆厂。

全球厂商:其他顶级全球厂商(不包括中国公司)是台积电,三星和海力士。三星在奥斯汀经营着两家晶圆厂,可以想象,如果有足够的动力,三星将在那扩建工厂。Hynix 没有在美国运营的历史(他们在中国拥有大型晶圆厂),也不太可能现在就开始运营。

台积电(TSMC)涉足美国一家晶圆厂的想法已有一段时间,但从未成功。台积电也受到中国台湾政府的高度重视,被列为国家的一颗明珠,并有充分的理由继续在台湾扩张。台湾是一个小岛,台积电可以很容易地在各个站点之间轮换重要人员。尽管最近宣布了对亚利桑那州的投资,但除了政治方面,美国台积电的优势很难看到。就像没有在威斯康星州大肆宣传的富士康工厂一样,这可能是对未来关税的政治对冲。苹果也可能将其供应链也转移到美国。但是从纯粹的运营和财务角度来看,此举似乎没有优势。

美国可以向中国模式学习吗?

相比之下,中国通常通过直接股权投资或通过国有银行贷款来转移资金,这大大加快了建立新工厂的速度。中国公司也对行业抱有长远的眼光,并愿意在亏损的情况下经营数年。例如,它们完全主导了太阳能制造业(90%的太阳能电池是在中国制造的),并已成为显示器制造业的主要参与者,从韩国人和日本人那里抢走了份额。

美国必须表现出对联邦和州支持的类似长期承诺。但这在我们的政治体系中是非常困难的。再次以太阳能为例,联邦税收抵免和州激励措施的各种组合被用来启动该行业。这适用于成本不断下降的安装方面。但是美国在制造太阳能电池和组件本身方面只是次要角色。

最后,由于只有排名前 5 位的 IC 制造商才有能力制造领先的晶圆厂,因此任何政策都必须与这些公司的战略目标保持一致。其中一些可以通过惩罚性措施来实现,例如关税和贸易行动,但这在全球经济中很少是可持续的。

最后,将重点放在一小部分具有真正国家安全意义的关键芯片上,并在必要时继续为其提供资金可能更有意义。但是,将集成电路制造大规模转移回美国的可能性不大。

来源:半导体行业观察

Copyright ©上海洺太电子科技有限公司,Inc.All rights reserved.  沪ICP备 17053682号  Powered by 上海洺太电子科技有限公司